Predavatelj: doc. dr. Marko Jankovec

^

Obvestila

^

O predmetu

Snov omogoča razumevanje pojavov, ki so prisotni pri načrtovanju elektronskega sklopa. Razvija sposobnosti izbiranja ustreznih materialov in tehnologij za realizacijo podsestavov na tiskanih vezjih. Študent spozna postopke načrtovanja sklopa s tehničnega in poslovnega vidika.

Podrobnejša vsebina:

  • Načrtovanje novega izdelka
  • Tolerance, izplen in pogoji obratovanja elektronskih naprav
  • Zanesljivost elektronskih naprav
  • Vpliv rezerv in okolja na zanesljivost
  • Standardi in znak CE
  • Tehnologije in materiali tiskanih vezij
  • Elektromagnetna kompatibilnost
  • Signali v tiskanih vezjih
  • Integriteta signalov
  • Napajanje v elektronskih sistemih
  • Presluhi med signali
  • Preboji in razelektritve
  • Upravljanje toplote v elektronskih sistemih
^

Gradiva

Splošna literatura:

  • Peršič B., Realizacija elektronskih sklopov, Založba FE, Ljubljana, 1998.
  • Mark I. Montrose, Printed Circuit Board Design Techniques for EMCComplience, Wiley-Interscience IEEE, ISBN 0-7803-5376-5, New York, 2000.
  • Howard W. Johnson, High-speed digital design, Prentice-Hall Inc., Upper SaddleRiver, NJ, ISBN 0-13-395724-1, 1993.
  • A. E. Ward, J. A. S. Angus, Electronic Product Design, Chapman & Hall, ISBN 0-412-63200-4, London, 1996.
  • Henry W. Ott, Electromagnetic Compatibility Engineering, J. Wiley & Sons, ISBN 978-0-470-18930-6

Gradiva s predavanj:

Uvod: O predmetu

1. predavanje: Razvojni cikel izdelkov

2. predavanje: Tolerance in izplen

3. predavanje: Zanesljivost

4. predavanje: Vpliv okolja na zanesljivost

5. Predavanje: Detekcija in odprava napak

6. Standardi

7. Elektromagnetna združljivost

8. Tehnologije tiskanih vezij

9. EMC načrtovanje tiskanih vezij

10. Napajanje

11. Linijski pojavi in zaključitve

^

Laboratorijske vaje

Prostor LAE, tretje nadstopje, stavba B.

Laboratorijske vaje bodo potekale približno vsak drugi teden po 3 cele ure skupaj.

Točen razpored vaj:

Datum

Vaja

18.10.

Specifikacije in finančni plan

Primer specifikacije

Primer plana

08.11.

Statistika

22.11.

Zanesljivost, Dodatno gradivo

06.12.

Motnje

20.12.

Blokiranje napajanja, Odboji na liniji

10.01.

Meritev mikrotrakaste linije

^

Domače naloge

Povezava na domače naloge.

Ignorirate varnostno opozorilo in se logirate s svojo univerzitetno identiteto xxxxxx@student.fe.uni-lj.si in geslom.


Pravila izpolnjevanja:

  • Odgovarjate lahko samo enkrat.
  • Dokler ne odgovorite na zadnje vprašanje, lahko vprašalnik brez posledic  prekinete in odgovarjate ponovno.
  • Rezultat se vam izpiše, ko odgovorite na zadnje vprašanje.
  • Rezultati se na koncu upoštevajo sorazmerno do 20 dodatnih točk pri pisnem izpitu.
  • Skupni rezultat izpita je lahko največ 100 točk.
  • Pri kolokviju se dosežene točke iz vprašalnikov upoštevajo šele v končnem povprečju točk. Za mejo opravljanja drugega kolokvija se tudi upošteva do takrat doseženo število točk.

 

Odpravljanje težav:

  • Če se zgodi tehnična napaka med izpolnjevanjem zaprite brskalnik (ne samo zavihek) in poizkusite še enkrat.
  • Med izpolnjevanjem ne uporabljajte osveževanja strani (refresh ali F5)!
  • Morebitne težave mi sporočite na email.
^

Izpitni roki

Izpitni roki:

  • 19.6.2014 ob 9h v LAE (ustni izpiti bodo isti dan po pisnem delu).
  • 19.9.2014 ob 9h v LAE (ustni izpiti bodo isti dan po pisnem izpitu prek Skype-a)


Izpitna gradiva:

^

Kontakt

Marko Jankovec

Fakulteta za elektrotehniko
Univerza v Ljubljani
1000 Ljubljana

marko.jankovec@fe.uni-lj.si 

Kabinet BN312, stavba B, tretje nadstropje, katedra za elektroniko

Tel.: +386 1 4768 931

 

Vprašanja in predloge glede predmeta lahko posredujete tudi prek spletnega obrazca: